CEST AVAILABLE COPY

MANUFACTURE OF SEMICONDUCTOR SUBSTRATE

Publication number: JP7302889
Publication date: 1995-11-14

Inventor:

SAKAGUCHI KIYOBUMI; YONEHARA TAKAO

Applicant:

CANON KK

Classification:

- International:

H01L21/762; H01L21/02; H01L21/20; H01L23/12; H01L23/15; H01L27/12; H01L21/70; H01L21/02; H01L23/12; H01L27/12; (IPC1-7): H01L27/12; H01L21/02; H01L21/20; H01L21/762; H01L23/12;

H01L23/15

- european:

Application number: JP19950045441 19950306

PURPOSE: To remarkably lessen the defects

Priority number(s): JP19950045441 19950306; JP19940039389 19940310


Report a data error here

Abstract of JP7302889

in the single crystalline layer on an insulator by sticking a second substrate onto the nonporous single crystalline semiconductor layer made on the porous layer of a first substrate, and then, separating these two substrate at the porous layer, and then, removing the second substrate and the porous layer on the first substrate. CONSTITUTION: The surface layer of an Si single crystalline substrate 11 is made porous 12, and a nonporous single crystalline Si layer 13 is made hereon. Next, another Si supporting substrate 14 and the single crystalline Si layer 13 are stuck fast to each other through an insulating layer 15 at high temperature, and then those are stuck together by anode junction, pressurization, or heat treatment, or these combination. Next, the boards are separated at the porous Si layer 12. Furthermore, the porous Si layer 12 is removed selectively. That is, the single crystallized Si layer 13 in film shape is left on the insulating substrate 15+14 by etching only the porous Si layer 12 by electroless wet chemical etching. Alternatively, with the single

crystalline Si layer 13 as a polishing stopper, the porous Si layer 12 is removed by selective

polishing.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-302889

(43)公開日 平成7年(1995)11月14日


(51) Int.Cl.4	識別記号	庁内整理番号	FI			技術表示箇所
HO1L 27/12	В					
21/02	В					
21/20						
			H01L	21/ 76	D	
				23/ 12	D	
		審査請求	未前求 苗求功	頁の数21 OL	(全 17 頁)	最終頁に続く
(21)出願番号	特願平7-45441		(71)出願人	000001007		
				キヤノン株式	会社	
(22)出願日	平成7年(1995)3月	6日	j	東京都大田区	下丸子3丁目3	30番2号
			(72)発明者	坂口 清文		
(31)優先権主張番号	特顏平6-39389			東京都大田区	下丸子3丁目3	30番2号 キヤ
(32)優先日	平6 (1994) 3月10日			ノン株式会社	内	
(33)優先権主張国	日本 (JP)		(72)発明者	米原 隆夫		
				東京都大田区	下丸子3丁目3	10番2号 キヤ
				ノン株式会社	内	
			(74)代理人	弁理士 山下	穣平	
•						

(54)【発明の名称】 半導体基板の作製方法

(57)【要約】

【目的】 光透過性基板等の絶縁性基板上に、結晶性が 単結晶ウェハー並に優れたSiあるいは化合物半導体単 結晶層を得るうえで、生産性、均一性、制御性、コスト の面において卓越した半導体基板の作製方法を提案す る。

【構成】 多孔質層12を有する第1の基体11の前記多孔質層12上に非多孔質単結晶半導体層13を形成する工程(a),(b)、前記非多孔質単結晶半導体層13を第2の基体(14,15)と貼り合わせる工程(c)、前配貼り合わせて構成された基体を前配多孔質層12において分離する工程(d)、前記分離された第2の基体(14,15,13)上に配された多孔質層12を除去する工程(e)、及び前配分離された第1の基体11を構成する多孔質層12を除去する工程を有することを特徴とする半導体基板の作製方法。



【特許請求の範囲】

【請求項1】 多孔質層を有する第1の基体の前記多孔 質層上に非多孔質単結晶半導体層を形成する工程、

前記非多孔質単結晶半導体層を第2の基体と貼り合わせ る工程、

前記貼り合わせて構成された基体を前記多孔質層におい て分離する工程、

前配分離された第2の基体上に配された多孔質層を除去 する工程、及び前記分離された第1の基体を構成する多 孔質層を除去する工程を有することを特徴とする半導体 10 基板の作製方法。

【請求項2】 多孔質圏を有する第1の基体の前記多孔 質層上に非多孔質単結晶半導体層を形成する工程、

前記非多孔質単結晶半導体層を第2の基体と絶録層を介 して貼り合わせる丁稈、

前記貼り合わせて構成された基体を前記多孔質層におい て分離する工程、

前記分離された第2の基体上に配された多孔質層を除去 する工程、及び前記分離された第1の基体を構成する多 孔質層を除去する工程を有することを特徴とする半導体 20 求項1あるいは2に記載の半導体基板の作取方法。 基板の作製方法。

【請求項3】 前記多孔質層は、シリコンを用いて構成 される請求項1あるいは請求項2に記載の半導体基板の 作製方法。

【請求項4】 前記分離された第1の基体を構成する多 孔質層を除去して得られる基体に、新たに多孔質層を形 成し、これを前記多孔質層を有する第1の基体として前 記貼り合わせ工程以降の工程を行なう請求項1あるいは 請求項2に記載の半導体基板の作製方法。

【請求項5】 前記非多孔質単結晶半導体層は、Si層 30 である請求項1あるいは2に記載の半導体基板の作製方

【請求項6】 前記非多孔質単結晶半導体層は、化合物 半導体層である請求項1あるいは2に記載の半導体基板 の作弊方法。

【顔求項7】 前記第1の基体は、Siを用いて機成さ れる前求項1あるいは2に記載の半導体基板の作製方 法。

【請求項8】 前記第2の基体は、光透過性基体である 請求項1あるいは2に記載の半導体基板の作製方法。

【請求項9】 前記多孔質層の除去はエッチングを用い てなされる簡求項1あるいは2に記載の半導体基板の作 毁方法。

【簡求項10】 前記多孔質層の除去は、前記多孔質層 を前記非多孔質単結晶半導体層をストッパーとして選択 的に研磨することによりなされる請求項1あるいは2に 記載の半導体基板の作製方法。

【簡求項11】 前記多孔質層における分離は、貼り合 わせた基体の貼り合わせ面に対して垂直な方向に加圧す ること、前配面に垂直な方向に引っ張ること、該貼合わ 50 3. 浮遊容量が低減され高速化が可能、

せ面に対して剪断応力をかけること、の少なくとも1つ 以上の方法によって行われる尉求項1あるいは2に記載 の半導体基板の作製方法。

【請求項12】 前配絶縁層は、前配非多孔質単結晶層 上、前記第2の基体の表面上の少なくとも一方に形成す る飼求項2に記載の半導体基板の作製方法。

【請求項13】 前記絶縁層は、熱酸化膜、堆積5i0 , 膜、堆積Si, N. 膜の中から選ばれる請求項12に 記載の半導体基板の作製方法。

【請求項14】 前配貼り合わせ工程は、陽極接合、加 圧、熱処理、あるいはこれらの組み合わせの中から選ば れた方法により行われる請求項1又は2に記載の半導体 基板の作製方法。

【請求項15】 前配多孔質層は、陽極化成を用いて形 成される筒求項1又は2配載の半導体基板の作製方法。

【請求項16】 前記陽極化成は、HF溶液中で行われ る曽求項15に記載の半導体基板の作製方法。

【請求項17】 前配多孔質層における分離は、該多孔 質層に波動エネルギーを印加することにより行われる語

【請求項18】 前記多孔質層における分離は、該多孔 質層側面から剥離用部材を挿入することにより行われる 請求項1あるいは2に配載の半導体基板の作製方法。

【請求項19】 前記多孔質層における分離は、該多孔 質層に染み込ませた物質の膨張エネルギーにより行われ る請求項1あるいは2に配載の半導体基板の作製方法。

【請求項20】 前記多孔質層における分離は、ウエハ **卿面の該多孔質層に対する選択エッチングにより行われ** る跡求項1あるいは2に記載の半導体基板の作製方法。

【荫求項21】 前配多孔質層の多孔度は、10~80 %の範囲にある請求項1あるいは2に記載の半導体基板 の作製方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体基板の作製方法 に関する。更に詳しくは、誘電体分離あるいは、絶縁物 上の単結晶半導体、半動体基板上の単結晶化合物半導体 の作製方法、さらに単結晶半導体層に作成される電子デ パイス、集積回路に適する半導体基板の作製方法に関す ろものである。

[0002]

【従来の技術】絶縁物上の単結晶Si半導体層の形成 は、シリコン オン インシュレーター (SO1) 技術 として広く知られ、通常のSi集積回路を作製するパル クSI基板では到達しえない数々の優位点をSOI技術 を利用したデパイスが有することから多くの研究が成さ れてきた。すなわち、SOI技術を利用することで、

- 1. 誘電体分離が容易に高集積化が可能、
- 2. 対放射線耐性に優れている、

- 4. ウェル工程が省略できる、
- 5. ラッチアップを防止できる、
- 6. 蒋膜化による完全空乏型電界効果トランジスタが可 能、等の優位点が得られる。

【0003】上記したようなデバイス特性上の多くの利 点を実現するために、ここ数十年に被り、SOI構造の 形成方法について研究されてきている。この内容は、例 えば以下の文献にまとめられている。

(0004) Special Issue: "Sing -single-crystal insulator s"; edited by G. W. Culien, J ournal of Crystal Growth, volume 63, no3, pp429~590 (1 983). また、古くは、単結晶サファイア基板上に、 SiをCVD(化学気相法)で、ヘテロエピタキシーさ せて形成するSOS (シリコン オン サファイア) が 知られており、最も成熟したSOI技術として一応の成 功は収めはしたが、SI層と下地サファイア基板界面の 格子不整合により大量の結晶欠陥、サファイア基板から 20 のアルミニュームのS 1層への混入、そして何よりも基 板の高価格と大面積化への遅れにより、その応用の広が りが妨げられている。比較的近年には、サファイア基板 を使用せずにSOI構造を実現しようという試みが行な われている。この試みは、次の二つに大別される。

【0005】1. Si単結晶基板を表面酸化後に、窓を 開けてSi基板を部分的に表出させ、その部分をシード として微方向へエピタキシャル成長させ、SiO2上へ S1単結晶層を形成する。(この場合には、S1O2上 にSi層の堆積をともなう。)

2. Si単結晶基板そのものを活性層として使用し、そ の下部にSIO2を形成する。(この方法は、SI層の 堆積をともなわない。)また、化合物半導体上のデバイ スはSIでは得られない高い性能、たとえば、高速、発 光など、を持っている。現在は、これらのデバイスはほ とんどG a A s 等の化合物半導体基板上にエピタキシャ ル成長をしてその中に作り込まれている。

【0006】しかし、化合物半導体基板は、高価で、機 械的強度が低く、大面積ウェハは作成が困難などの問題 点がある。

【0007】このようなことから、安価で、機械的強度 も高く、大面積ウェハが作製できるSiウェハ上に、化 合物半導体をヘテロエピタキシャル成長させる試みがな されている。

[0008]

【発明が解決しようとしている課題】 上記 1 を実現する 手段として、CVDにより、直接、単結品層Siを横方 向エピタキシャル成長させる方法、非晶質S1を堆積し て、熱処理により固相様方向エピタキシャル成長させる 方法、非晶質あるいは、多結晶S1層に電子線、レーザ 50 分離されているS1領域は、デバイス工程のまえに決定

一光等のエネルギービームを収束して照射し、溶融再結 晶により単結晶層をSiO,上に成長させる方法、そし て、棒状ヒーターにより帯状に溶融領域を走査する方法 (Zone Melting Recrystalli 2 a t i o n) が知られている。これらの方法にはそれ ぞれ一長一短があるが、その制御性、生産性、均一性、 **品質に多大の問題を残しており、いまだに、工業的に実** 用化したものはない。たとえば、CVD法は平坦薄膜化 するには、犠牲酸化が必要となり、固相成長法ではその le-crystal silicon on non 10 結晶性が悪い。また、ピームアニール法では、収束ピー ム走査による処理時間と、ビームの重なり具合、焦点調 整などの制御性に問題がある。このうち、2one M elting Recrystallization法 がもっとも成熟しており、比較的大規模な集積回路も試 作されてはいるが、依然として、亜粒界等の結晶欠陥 は、多数残留しており、少数キャリヤーデバイスを作成 するにいたってない。

> 【0009】上記2の方法であるSi基板をエピタキシ ャル成長の種子として用いない方法に於いては、次の4 種類の方法が挙げられる。

> 【0010】1. V型の溶が表面に異方性エッチングさ れたSi単結晶基板に酸化膜を形成し、該酸化膜上に多 結晶SI層をSI基板と同じ程厚く堆積した後、SI基 板の裏面から研磨によって、厚い多結晶Si層上にV牌 に囲まれて誘電分離されたSi単結晶領域を形成する。 この手法に於ては、結晶性は、良好であるが、多結晶S i を数百ミクロンも厚く堆積する工程、単結晶Si基板 を裏面より研磨して分離したS1括性層のみを残す工程 に、制御性と生産性の点から問題がある。

30 【0011】2. サイモックス(SIMOX:Sepe ration by ion implanted o xygen)と称されるSi単結晶基板中に酸素のイオ ン注入によりSIO』層を形成する方法であり、SIブ ロセスと整合性が良いため現在もっとも成熟した手法で ある。しかしながら、SIO: 層を形成するためには、 酸素イオンを1010ions/cm2以上も注入する必 要があるが、その注入時間は長大であり、生産性は高い とはいえず、また、ウェハーコストは高い。更に、結晶 欠陥は多く残存し、工業的に見て、少数キャリヤーデバ イスを作製できる充分な品質に至っていない。

【0012】3. 多孔質Siの酸化による誘電体分離に よりSOI構造を形成する方法。この方法は、P型Si 単結晶基板表面にN型SI層をプロトンイオン往入、 イマイ他, J. Crystal Growth, vo 1 63,547(1983)), もしくは、エピタキ シャル成長とパターニングによって島状に形成し、表面 よりSi島を囲むようにHF溶液中の鴎極化成法により P型SI基板のみを多孔質化したのち、増速酸化により N型SI島を誘電体分配する方法である。本方法では、

(4)

されており、デバイス設計の自由度を制限する場合があるという問題点がある。

【0013】また、上配のような従来のSOIの形成方法とは別に、近年、SI単結晶基板を、熱酸化した別のSI単結晶基板に、熱処理又は接着剤を用いて張り合せ、SOI構造を形成する方法が注目を浴びている。この方法は、デバイスのための活性層を均一に薄膜化する必要がある。すなわち、数百ミクロンもの厚さのSI単結晶基板をミクロンオーダーかそれ以下に薄膜化する必要がある。この薄膜化には以下のように2種類の方法が10ある。

【0014】1. 研磨による薄膜化

2. 選択エッチングによる薄膜化

1の研磨では均一に薄膜化することが困難である。特に サブミクロンの薄膜化は、ぱらつきが数十%にもなって しまい、この均一化は大きな問題となっている。さらに ウェハの大口径化が進めばその困難度は増すばかりであ る。

【0015】また、2のエッチングは均一な薄膜化に有効とされているが、

- ・せいぜい10'と選択比が充分でない
- ・エッチング後の表面性が悪い

・イオン注入、高濃度BドープSi層上のエピタキシャル成長あるいはヘテロエピタキシャル成長を用いているためSOI層の結晶性が悪い等の問題点がある(C. Harendt, et. al., J. Elect. Mater. Vol. 20, 267 (1991)、H. Baumgart, et. al., Extended Abstract of ECS 1st International Symposium of Wafer Bonding, pp-733 (1991)、C. E. Hunt, Extended Abstract of ECS 1st International Symposium of Wafer Bonding, pp-696 (1991)).

【0016】さらに貼り合わせを用いた半導体基板は、必ず2枚のウェハを必要とし、そのうち1枚はほとんど大部分が研磨・エッチング等により無駄に除去され捨てられてしまい、限りある地球の資源を無駄使いしてしまう。

【0017】したがって、貼り合わせによるSOIにおいては、現状の方法では、その制御性、均一性さらには経済性に多くの問題点が存在する。

【0018】また、ガラスに代表される光透過性基板上には、一般には、その結晶構造の無秩序性から、堆積した薄膜S1層は、基板の無秩序性を反映して、非晶質か、良くて多結晶層にしかならず、高性能なデバイスは作製できない。それは、基板の結晶構造が非晶質であることによっており、単に、S1層を堆積しても、良質な単結晶層は得られない。

【0019】ところで、光透過性基板は、光受光索子であるコンタクトセンサーや投影型液晶画像表示装置を構成するうえにおいて重要である。そして、センサーや表示装置の画素(絵索)をより一層、高密度化、高解像度化、高精密化するには、高性能な駆動素子が必要となる。その結果、光透過性基板上に設けられている素子としても優れた結晶性を有する単結晶層を用いて作製されることが必要となる。

【0020】 したがって、非晶質Siや多結晶Siでは、その欠陥の多い結晶構造ゆえに要求されるあるいは今後要求されるに十分な性能を持った駆動素子を作毀することが難しい。

【0021】上で述べたように、化合物半導体のデバイス作製には化合物半導体の基板が必要不可欠となっている。しかし、化合物半導体の基板は高価で、しかも、大面積化が非常に困難である。

【0022】さらに、Si基板上にGaAs等の化合物 半導体をエピタキシャル成長させることが試みられてい るが、格子定数や熱膨張係数の違いにより、その成長膜 20 は結晶性が悪く、デバイスに応用することは非常に困難 となっている。

【0023】また、格子のミスフィットを緩和するため 多孔質Si上に化合物半導体をエピタキシャル成長させ ることが試みられているが、多孔質Siの熱安定性の低 さ、経時変化等によりデバイスを作製中あるいは、作製 した後の基板としての安定性、信頼性に欠ける。

【0024】こうしたなか、本発明の発明者である米原 隆夫は、上述した課題点に選み、先に特開平5-213 38号公報に開示された新規な半導体部材の製造方法を 30 提案した。

【0025】当該公報に開示された方法は、次のとおりのものである。即ち、多孔質単結晶半導体領域上に非多孔質単結晶半導体領域を配した部材を形成し、前記非多孔質単結晶半導体領域の表面に、表面が絶縁性物質で構成された部材の表面を貼り合わせた後、前記多孔質単結晶半導体領域をエッチングにより除去することを特徴とする半導体部材の製造方法である。

【0026】当該方法は、上述した課題を解決し得る優れたものである。しかしながら、当該公報に開示された方法を更に発展させて半導体基板の生産性の向上、低コスト化が更に図れれば、当該技術分野に係る産業への寄与は極めて大きなものとなる。

【0027】 [発明の目的] 本発明は、上述の公報に開示された方法を、更に改善した半導体基板の作製方法を提供することを目的とする。

【0028】本発明の別の目的は、経済性に優れて、大面積に減り均一平坦な、極めて優れた結晶性を有する単結晶基板を用いて、表面に形成された半導体層あるいは化合物半導体活性層を残して、その片面から該活性層ま
50 でを取り去り、絶縁物上に欠陥の著しく少ない単結晶層

あるいは化合物半導体結晶層を得る半導体基板の作製方 法を提供することにある。

【0029】本発明の更に別の目的は、透明基板(光透 過性基板)上に結晶性が単結晶ウェハー並に優れたSi あるいは化合物半導体単結晶層を得るうえで、生産性、 均一性、制御性、コストの面において卓越した半導体基 板の作製方法を提案することにある。

【0030】本発明の更に別の目的は、SOI構造の大 規模集積回路を作製する際にも、高価なSOSや、SI ことにある。

[0031]

【課題を解決するための手段】本発明の半導体基板の作 製方法は、下述する構成のものである。

【0032】即ち、本発明の半導体基板の作製方法の第 1の態様は、多孔質層を有する第1の基体の前配多孔質 層上に非多孔質単結晶半導体層を形成する工程、前配非 多孔質単結晶半導体層を第2の基体と貼り合わせる工 程、前記貼り合わせて構成された基体を前記多孔質層に おいて分離する工程、前配分離された第2の基体上に配 20 された多孔質層を除去する工程、及び前配分離された第 1の基体を構成する多孔質層を除去する工程を有するこ とを特徴とするものである。

【0033】本発明の第2の館様は、多孔質剤を有する 第1の基体の前記多孔質層上に非多孔質単結晶半導体層 を形成する工程、前記非多孔質単結晶半導体層を第2の 基体と絶縁層を介して貼り合わせる工程、前記貼り合わ せて構成された基体を前配多孔質層において分離する工 程、前記分離された第2の基体上に配された多孔質層を 除去する工程、及び前記分離された第1の基体を構成す る多孔質層を除去する工程を有することを特徴とするも のである。

[0034]

【作用】本発明においては、貼り合わせて構成された基 体を多孔質層で分離し、非多孔質単結晶半導体層が配さ れた第2の基体上の多孔質層を除去することにより、高 品質な非多孔質単結晶半導体層が配された半導体基体を 形成できる。これに加えて、貼り合わせて構成された基 体を多孔質層で分離し、第1の基体を構成する多孔質層 を除去することにより、多孔質層を除去した第1の基体 40 を半導体基体作製に再利用することができる。これによ り、半導体基体の生産性の向上、低コスト化が更に図れ る.

【0035】本発明によれば、透明基板 (光透過性基 板) をはじめとする基板上に結晶性が単結晶ウェハー並 に優れたSI等の単結晶層あるいは化合物半導体単結晶 層を得るうえで、生産性、均一性、制御性、コストの面 において卓越した半導体基板の作製方法を提案すること ができる。

【0036】また、本発明によれば、SOI構造の大規 50 e-

模集積回路を作製する際にも、高価なSOSや、SIM OXの代替足り得る半導体基板の作製方法を提案するこ とができる。

【0037】本発明においては、多孔質層を介して基体 を2つ以上に分離することができ、分離後の一方の基体 は、残留多孔質を除去した後、半導体基板として使用可 能であり、他方の基体は、残留多孔質を除去した後、再 度、半導体基板の作製に利用することができる。

【0038】本発明においては、基体の両面に多孔質局 MOXの代替足り得る半導体基板の作製方法を提案する 10 および非多孔質単結晶層を形成し、該単結晶層を挟むよ うに2枚の別の基体を貼り合わせた後、前配多孔質層で 基体を分離することにより同時に2枚の半導体基板を作 製することができる。

> 【0039】本発明の半導体基板の作製方法をシリコン を例に挙げて以下に詳細に説明する。

【0040】多孔質SIの機械的強度はporosit yにより異なるが、パルクSIよりも十分に弱いと考え られる。たとえば、porosityが50%であれば 機械的強度はパルクの半分と考えて良い。すなわち、貼 り合わせウェハに圧縮、引っ張りあるいは剪断力をかけ ると、まず多孔質SI層が破壊されることになる。ま た、DOTOSItyを増加させればより弱い力で多孔 質層を破壊できる。

【0041】SI基板はHF溶液を用いた陽極化成法に よって多孔質化させることができる。この多孔質51層 は、単結晶Siの密度2.33g/cm³に比べて、H F溶液濃度を50~20%に変化させることでその密度 を1. 1~0. 6 g/c m³の範囲に変化させることが できる。この多孔質層は、下記の理由により、N型Si 層には形成されず、P型Si基板のみに形成される。こ の多孔質S1層は、透過電子顕微鏡による観察によれ は、平均約600オングストローム程度の径の孔が形成 される.

【0042】多孔質Siは、Uhlir等によって19 56年に半導体の電解研磨の研究過程において発見され た(A. Uhlir, Bell Syst. Tech. J., vol. 35, 333 (1956)).

【0043】また、ウナガミ等は陽極化成におけるSi の溶解反応を研究し、HF溶液中のSIの悶極反応には 正孔が必要であり、その反応は、次のようであると報告 している(T. ウナガミ、J. Electroche m. Soc., vol. 127, 476 (198 0)).

 $[0044] Si+2HF+(2-n) e^{\cdot} \rightarrow SiF_{2}$ +2H' +ne'

SIF, +2HF-SIF, +H2

SIF. +2HF-H2 SIF.

または、

Si+4HF+ (4-1) e' →SiF4 +4H' +1

SiF. +2HF-H. SiF.

ここで、e・およびe・はそれぞれ正孔と電子を表している。また、nおよび入はそれぞれSII原子が溶解するために必要な正孔の数であり、n>2または入>4なる条件が満たされる場合に多孔質SIが形成されるとしている。

【0045】以上のことから、正孔の存在するP型S!は多孔質化されるが、N型Siは多孔質化されない。この多孔質化における選択性は長野等および今井によって実証されている(長野、中島、安野、大中、梶原、電子 10 通信学会技術研究報告、vol. 79, SSD79-9549(1979))、(K. Imai, Solid-State Electronics, vol. 24, 159(1981))。

【0046】しかし、高濃度N型Siであれば多孔質化されるとの報告もあり(R. P. Holmstrom and J. Y. Chi, Appl. Phys. Lett., vol. 42, 386 (1983))、P型、N型の別にこだわらず、多孔質化を実現できる基板を選ぶことが重要である。

【0047】多孔質SI層には、透過電子顕微鏡による 観察によれば、平均約600オングストローム程度の径 の孔が形成されており、その密度は単結晶SIに比べる と、半分以下になるにもかかわらず、単結晶性は維持さ れており、多孔質層の上部へ単結晶SI層をエピタキシャル成長させることも可能である。ただし、1000℃ 以上では、内部の孔の再配列が起こり、増速エッチング の特性が損なわれる。このため、SI層のエピタキシャル成長には、分子線エピタキシャル成長、プラズマCV D、 放圧CVD法、光CVD、パイアス・スパッター 法、液相成長法等の低温成長が好適とされている。

【0048】また、多孔質層はその内部に大量の空隙が形成されている為に、密度が半分以下に減少する。その結果、体積に比べて表面積が飛躍的に増大するため、その化学エッチング速度は、通常の単結晶層のエッチング速度に比べて、著しく増速される。

【0049】 [実施館様例1] 図1 (a) に示すように、まず第1のSi単結晶基板11を用意して、その表面層を多孔質化12し、多孔質Sil2上に非多孔質単結晶S1層13を形成する(図1(b))。

【0050】次に、図1 (c) に示すように、もう一方のSi支持基板14と単結晶Si層13とを絶縁層15を介して室温で密着させた後、陽極接合、加圧、あるいは熱処理、あるいはこれらの組み合わせにより貼り合わせる。これにより、Si支持基板14と単結晶層13とは絶縁層15を介して強固に結合する。絶縁層15は単結晶Si層上、Si支持基板14上の少なくとも一方に形成する、あるいは絶録性の薄板をはさみ3枚重ねで貼り合わせる。

【0051】次に、多孔質S1層12で基板を分離する 50 合する。絶縁層25は単結晶S1層上、光透過性支持基

(図1 (d))。SI支持基板側は、多孔質SI12/ 単結晶SI層13/絶録層15/SI支持基板14のような構造となる。

【0052】さらに、多孔質Sil2を選択的に除去する。通常のSiのエッチング液、あるいは多孔質Siの選択エッチング液である弗酸、あるいは弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液、あるいは、パッファード弗酸あるいはパッファード弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液の少なくとも1種類を用いて、多孔質Sil2のみを無電解過式化学エッチングして絶録性基板15+14上に薄膜化した単結晶Si層13を残存させ形成する。上記詳述したように、多孔質Siの膨大な表面積により通常のSiのエッチング液でも選択的に多孔質Siのみをエッチングすることが可能である。

【0053】あるいは、単結晶S1層13を研磨ストッパーとして多孔質S112を選択研磨で除去する。

【0054】図1(e)には、本発明で得られる半導体 20 基板が示される。絶縁性基板15+14上に単結晶SI 周13が平坦に、しかも均一に薄層化されて、ウェハ全域に、大面積に形成される、こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。

【0055】第1のSi単結晶基板11は、残留多孔質 Siを除去して、表面平坦性が許容できないほど荒れている場合には、表面平坦化を行なった後、再度第1のSi単結晶基板11として使用する。

【0056】本発明において、多孔質SI層で2つの基 の体を分離する方法としては、貼り合わせた基体の両側より加圧して多孔質層を押しつぶす方法、それぞれの基体 を両側に引き、両者を分離する方法、多孔質層に治具を そう入する方法、貼り合わせた基体の表面に平行な方向 に力を加える方法、多孔層に超音波振動を加える方法等 が採用できる。

【0057】本発明において、分離に適した多孔質SI 層の多孔度 (porosity) は、一般的には10~ 80%の範囲であり、より好ましくは、20~60%の 範囲である。

7 【0058】 [実施舷様例2] 図2 (a) に示すように、まず第1のSi単結晶基板21を用意して、その表面層を多孔質化22し、多孔質Si22上に非多孔質単結晶Si層23を形成する(図2(b))。

【0059】次に、図2(c)に示すように、石英やガラスに代表される光透過性支持基板24と単結晶SI層23とを絶録図25を介して室温で密着させた後、脳極接合、加圧、あるいは熱処理、あるいはこれらの組み合わせにより貼り合わせる。これにより、光透過性支持基板24と単結晶層23とは絶録図25を介して強固に結合する。格録図25は単結場SIRL 光透過性支持基

板24上の少なくとも一方に形成する、あるいは絶縁性 の薄板をはさみ3枚重ねで貼り合わせる。

【0060】次に、多孔質Si層23で基板を分割する (図2 (d))。光透過性支持基板側は、多孔質S12 2/単結晶Si層23/絶緑層25/光透過性支持基板 24のような構造となる。

【0061】さらに、多孔質Si22を選択的に除去す る。通常のSiのエッチング液、あるいは多孔質Siの 選択エッチング液である弗酸、あるいは弗酸にアルコー ルおよび過酸化水森水の少なくともどちらか一方を添加 10 した混合液、あるいは、パッファード弗酸あるいはパッ ファード弗酸にアルコールおよび過酸化水素水の少なく ともどちらか一方を添加した混合液の少なくとも1種類 を用いて、多孔質Si22のみを無電解湿式化学エッチ ングして光透過性絶縁性基板25+24上に薄膜化した 単結晶Si層23を残存させ形成する。上記詳述したよ うに、多孔質Siの膨大な表面積により通常のSiのエ ッチング液でも選択的に多孔質SIのみをエッチングす ることが可能である。

【0062】あるいは、単結晶Si層23を研磨ストッ 20 パーとして多孔質Si22を選別研磨で除去する。

【0063】図2(e)には、本発明で得られる半導体 基板が示される。光透過性絶縁性基体25+24上に単 結晶Si層23が平坦に、しかも均一に薄層化されて、 ウェハ全域に、大面積に形成される。こうして得られた 半導体基板は、絶縁分離された電子素子作製という点か ら見ても好適に使用することができる。

【0064】絶縁介在層25はなくても良い。

【0065】第1の51単結晶基板21は、残留多孔質 Siを除去して、表面平坦性が許容できないほど荒れて 30 いる場合には、表面平坦化を行なった後、再度第1のS j 単結晶基板21として使用できる。

【0066】 [実施態様例3] 図3 (a) に示すよう に、まず第1のSi単結晶基板31を用意して、その表 面層を多孔質化32し、多孔質S132上に非多孔質単 結晶化合物半導体層33を形成する(図3(b))。

【0067】次に、図3(c)に示すように、もう一方 のSi支持基板34と単結晶化合物半導体層33とを絶 **縁層35を介して室温で密着させた後、陽極接合、加** 圧、あるいは熱処理、あるいはこれらの組み合わせによ 40 り貼り合わせる。これにより、SI支持基板34と単結 晶層33とは絶縁層35を介して強固に結合する。絶機 图 3 5 は単結晶化合物半導体層上、S 1 支持基板 3 4 上 の少なくとも一方に形成する、あるいは絶録性の薄板を はさみ3枚重ねて貼り合わせる。

【0068】次に、多孔質Si層32で基板を分割する (図3 (d))。Si支持基板倒は、多孔質Si32/ 単結晶化合物半導体層33/絶縁層35/S1支持基板 34のような構造となる。

る。 化合物半導体に対してSIのエッチング速度の早い エッチング液を用いて、多孔質Si32のみを化学エッ チングして絶縁性基板35+34上に薄膜化した単結晶 化合物半導体層33を残存させ形成する。

12

【0070】あるいは、単結晶化合物半導体層33を研 **磨ストッパーとして多孔質SI32を選択研磨で除去す**

【0071】図3 (e) には、本発明で得られる半導体 基板が示される。絶縁性基板35+34上に単結晶化合 物半導体層33が平坦に、しかも均一に薄層化されて、 ウェハ全域に、大面積に形成される。こうして得られた 半導体基板は、化合物半導体基板として、さらには絶縁 分離された電子素子作製という点から見ても好適に使用 することができる。

【0072】化合物半導体基板として用いる場合には絶 録層35はなくても良い。

【0073】第1の51単結晶基板31は、残留多孔質 S1を除去して、表面平坦性が許容できないほど荒れて いる場合には、表面平坦化を行なった後、再度第1のS i 単結晶基板31として使用できる。

【0074】 [実施銀様例4] 図4 (a) に示すよう に、まず第1の81単結晶基板41を用貸して、その表 面層を多孔質化42し、多孔質Si42上に非多孔質単 結晶化合物半導体層43を形成する(図4(b))。

【0075】次に、図4(c)に示すように、石英やガ ラスに代表される光透過性支持基板44と単結晶化合物 半導体層43とを絶録層45を介して室温で密着させた 後、陽極接合、加圧、あるいは熱処理、あるいはこれら の組み合わせにより貼り合わせる。これにより、光透過 性支持基板44と単結晶層43とは絶縁層45を介して 強固に結合する。絶録層45は単結晶化合物半導体層 上、光透過性支持基板44上の少なくとも一方に形成す る、あるいは絶縁性の薄板をはさみ3枚重ねで貼り合わ せる。

【0076】次に、多孔質S1層43で基板を分割する (図4 (d)). 光透過性支持基板側は、多孔質S 1 4 2/単結晶化合物半導体層43/絶線層45/光透過性 支持基板14のような構造となる。

【0077】さらに、多孔質Si42を選択的に除去す る。化合物半導体に対してS1のエッチング速度の速い エッチング液を用いて、多孔質Si42のみを化学エッ チングして絶縁性基板45+44上に薄膜化した単結晶 化合物半導体層43を残存させ形成する。

【0078】あるいは、単結晶化合物半導体層43を研 磨ストッパーとして多孔質S142を選択研磨で除去す る.

【0079】図4(e)には、本発明で得られる半導体 基板が示される。光透過性絶録性基板45+44上に単 結晶化合物半導体層43が平坦に、しかも均一に薄層化 【0069】さらに、多孔質Si32を選択的に除去す 50 されて、ウェハ全域に、大面積に形成される。こうして

得られた半導体基板は、絶縁分離された電子索子作製と いう点から見ても好適に使用することができる。

【0080】 絶録介在層45はなくても良い。

【0081】第1のSi単結晶基板41は、残留多孔質 SIを除去して、表面平坦性が許容できないほど荒れて いる場合には、表面平坦化を行なった後、再度第1のS 1単結晶基板41として使用できる。

【0082】 [実施態様例5] 図5 (a) に示すよう に、まず第1の81単結晶基板51を用意して、その両 面の表面層を多孔質化52、53し、両面の多孔質Si 10 Porosity:15 (%) 52、53上に非多孔質単結晶半導体層54、55を形 成する(図5(b))。

【0083】次に、図5 (c) に示すように、2枚の支 **持基板56、57と単結晶半導体層54、55とをそれ** ぞれ絶録層58、59を介して室温で密着させた後、陽 極接合、加圧、あるいは熱処理、あるいはこれらの組み 合わせにより貼り合わせる。これにより、支持基板5 6、57と単結晶層54、55とは絶縁層58、59を 介して強固に結合する。絶縁層58、59は単結晶半導 体層54、55上、支持基板56、67上の少なくとも 20 温度:950℃ 一方に形成する、あるいは絶縁性の薄板をはさみ5枚重 ねで貼り合わせる。

【0084】次に、両多孔質51層52、53で基板を 三分割する(図5(d))。2枚の支持基板は、多孔質 S1/単結晶半導体層/絶縁層/支持基板 (52/54 /58/56、および53/55/59/57) のよう な構造となる。

【0085】さらに、両多孔質S152、53を選択的 に除去する。多孔質Si52、53のみを選択的に化学 エッチングして支持基板58/56および59/57上 30 に薄膜化した単結晶半導体層54、55を残存させ形成 する.

【0086】あるいは、単結晶半導体層54、55を研 磨ストッパーとして多孔質S152、53を選択、研磨 で除去する。

【0087】図5 (e) には、本発明で得られる半導体 基板が示される。支持基板上に単結晶化合物半導体層が 平坦に、しかも均一に薄層化されて、ウェハ全域に、大 面積に2体同時に形成される。こうして得られた半導体 基板は、絶縁分離された電子案子作製という点から見て 40 も好適に使用することができる。

【0088】絶縁介在層58、59はなくても良い。 【0089】支持基板56、57は同一でなくても良 W.

【0090】第1のSi単結晶基板51は、残留多孔質 Siを除去して、衷面平坦性が許容できないほど荒れて いる場合には、表面平坦化を行なった後、再度第1のS 1単結晶51として使用できる。

[0091]

【奥施例】

(実施例1) 625μmの厚みを持った比抵抗0.01 Q・cmのP型の6インチ径の第1の(100)単結晶 S1基板を、HF溶液中において陽極化成を行った。

14

【0092】 脳極化成条件は以下のとおりであった。

[0093] 電流密度: 5 (mA·cm-2)

陽極化成溶液:HF:H2O:C2HsOH=1:1:

時間:12(分)

多孔質S1の厚み:10 (μm)

この基板を酸素雰囲気中400℃で1時間酸化した。こ の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ た。多孔質Si上にCVD (Chemical Vapo r Deposition) 法により単結晶Siを1μ mエピタキシャル成長した。成長条件は以下の通りであ

[0094] ソースガス: S1H2 C12 /H2

ガス流量: 0. 5/180 l/min

ガス圧力:80Torr

成長速度: 0. 3 μm/m l n

さらに、このエピタキシャルSI層表面に熱酸化により 100nmのSIO2層を形成した。

【0095】該SiO: 層表面と別に用意した500n mのSiOz 層を形成したSi基板の表面とを重ね合わ せ、接触させた後、900℃-2時間の熱処理をし、貼 り合わせをおこなった。

【0096】貼り合わせたウェハの面に対して垂直方向 に均一に十分な引っ張り力を加えたところ多孔質SI層 が破壊しウェハは二分割され、多孔質Siが表出した。 具体的には、貼り合わせたウェハの両面にプレートを接 **着剤を用いて接着し、酸プレートを該プレートを互いに** 引き離す方向に移動せしめる治具に配した後、2つに引 き離した。

【0097】その後、多孔質51層を49%弗酸と30 %過酸化水素水との混合液 (1:5) で撹拌しながら選 択エッチングした。単結晶SIはエッチングされずに残 り、単結晶Siをエッチ・ストップの材料として、多孔 質Siは選択エッチングされ、完全に除去された。

【0098】非多孔質Si単結晶の該エッチング液に対 するエッチング速度は、極めて低く、多孔質層のエッチ ング速度との選択比は十の五乗以上にも達し、非多孔質 層におけるエッチング量(数十オングストローム程度) は実用上無視できる膜厚減少である。

【0099】 すなわち、Si酸化膜上に1 µmの厚みを 持った単結晶S1層が形成できた。多孔質S1の選択エ ッチングによっても単結晶SI層には何ら変化はなかっ た.

【0100】透過電子顕微鏡による断面観察の結果、S 50 i 層には新たな結晶欠陥は導入されておらず、良好な結

晶性が維持されていることが確認された。

【0101】こうして、高品質な半導体層を有するSO 1基板が得られた。更に、多孔質SI層を境に分離した 他方のSi基板に残存する多孔質層を同様のエッチング により除去した後、表面をポリッシングした。こうして 得られたSI基板を用いて上述の工程を繰り返すことに より高品質な半導体層を有するSOI基板複数個が得ら

【0102】 (実施例2) 525 µmの厚みを持った比 抵抗 0. 0 1 Q·c mのP型の4インチ径の第1の(1 10 00) 単結晶S1基板を、HF溶液中において関極化成 を行った。

【0103】関極化成条件は以下のとおりであった。

【0104】電流密度:7 (mA·cm⁻²)

陽極化成溶液: HF: H2 O: C2 H5 OH=1:1:

時間:12(分)

多孔質Siの厚み:10 (μm)

Porosity: 15 (%)

この基板を酸素雰囲気中400℃で2時間酸化した。こ 20 陽極化成溶液: HF: H2 O: C2 H6 OH=1:1: の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ た。多孔質Si上にMBE (Molecular Be am Epitaxy) 法により単結晶Siを0.5μ mエピタキシャル成長した。成長条件は以下の通りであ **5.**

【0105】温度:700℃ 圧力: 1×10-9 Torr 成長速度: 0. 1 nm/sec

温度:950℃

成長速度:0. 3 μm/m i n

さらに、このエピタキシャルSI層表面に熱酸化により 100nmのSiOz 層を形成した。

【0106】該SIO2 層表面と別に用意した溶融石英 基板の表面とを重ね合わせ、接触させた後、400℃-2時間の熱処理をし、貼り合わせをおこなった。

【0107】貼り合わせたウェハの面に対して垂直方向 に均一に十分な圧力を加えたところ多孔質S1層が破壊 しウェハは二分割され、多孔質Siが表出した。具体的 には、貼り合わせたウェハの両面にプレートを接着剤を 用いて接着し、眩ブレートを眩ブレートを実施例1で述 40 べた治具に配した後、眩ブレートに圧力を加えることで Si層を破壊した。

【0108】その後、多孔質Si層をパッファード弗酸 と30%過酸化水深水との混合液 (1:5) で撹拌しな がら選択エッチングする。単結晶S1はエッチングされ ずに残り、単結晶Siをエッチ・ストップの材料とし て、多孔質S 1 は選択エッチングされ、完全に除去され t.

【0109】非多孔質SI単結晶の該エッチング液に対 するエッチング速度は、極めて低く、多孔質層のエッチ 50 減少である。

ング速度との選択比は十の五乘以上にも達し、非多孔質 層におけるエッチング量(数十オングストローム程度) は実用上無視できる膜厚減少である。

【0110】すなわち、溶融石英基板上に0.5 µmの 厚みを持った単結晶Si層が形成できた。多孔質SIの 選択エッチングによっても単結晶Si層には何ら変化は なかった。

【0111】透過電子顕微鏡による断面観察の結果、S i層には新たな結晶欠陥は導入されておらず、良好な結 晶性が維持されていることが確認された。

【0112】実施例1と同様にして、上述の工程を繰り 返すことにより高品質な半導体層を有するSOI基板複 数個が得られた。

【0113】 (実施例3) 625 µmの厚みを持った比 抵抗0.01Q・cmのP型あるいはN型の6インチ径 の第1の(100)単結晶S1基板を、HF溶液中にお いて陽極化成を行った。

【0114】 脳極化成条件は以下のとおりであった。

【0115】電流密度:7 (mA·cm⁻²)

時間:12(分)

多孔質S 1の厚み: 10 (μm)

Porosity: 15 (%)

この基板を酸素雰囲気中400℃で1時間酸化した。こ の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ た。多孔質SI上にMOCVD (Metalorgan ic Chemical Vapor Deposit ion) 法により単結晶GaAsを1μmエピタキシャ 30 ル成長した。成長条件は以下の通りである。

【0116】ソースガス:TMG/AsH3/H2 ガス圧力:80Torr

温度:700℃

酸GaAs層表面と別に用意した第2のSI基板の表面 とを重ね合わせ、接触させた後、900℃-1時間の熱 処理をし、貼り合わせをおこなった。この熱処理により 両基板は強固に貼り合わされた。

【0117】貼り合わせたウェハに実施例2と同様にし て圧力を加えたところ多孔質SI層が破壊しウェハは二 分割され、多孔質SIが表出した。

【0118】その後、多孔質51層を内壁の酸化膜を弗 酸で除去した後、多孔質Siをエチレンジアミン+ピロ カテコール+水(17ml:3g:8mlの比率)11 0℃でエッチングした。単結晶GaAsはエッチングさ れずに残り、単結晶GaAsをエッチ・ストップの材料 として、多孔質Siは選択エッチングされ、完全に除去

【0119】単結晶GaAsの餃エッチング液に対する エッチング速度は、極めて低く、実用上無視できる膜厚

【0120】すなわち、SI基板上に1μmの厚みを持った単結晶GaAs層が形成できた。多孔質SIの選択エッチングによっても単結晶GaAs層には何ら変化はなかった。

【0121】透過電子顕微鏡による断面観察の結果、GaAs層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0122】実施例2と同様にして、上述の工程を繰り返し、商品質なGaAs層を配した複数の半導体基板が得られた。

【0123】支持基板として酸化膜付きのS1基板を用いることにより、絶縁膜上のGaAsも同様に作製できた。

【0124】 (実施例4) 625μ mの厚みを持った比抵抗 0.01Ω ・cmのP型あるいはN型の5インチ径の第1の(100)単結晶Si基板を、HF溶液中において陽極化成を行った。

【0125】陽極化成条件は以下のとおりであった。

【0126】 電流密度: 10 (mA·cm-2)

陽極化成溶液: HF: H₂ O: C₂ H₆ OH=1:1: 20

時間:24(分)

多孔質S1の厚み:20 (μm)

Poros! ty: 17 (%)

この基板を酸素雰囲気中400℃で2時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にMBE (Molecular Be am Epitaxy) 法により単結晶AlGaAsを 0.5μ mエピタキシャル成長した。

【0127】酸A1GaAs層表面と別に用意した低融 30点ガラス基板の表面とを重ね合わせ、接触させた後、500℃-2時間の熱処理をし、貼り合わせをおこなった。この熱処理により両基板は強固に貼り合わされた。

【0128】貼り合わせたウェハ実施例2と同様にして 圧力を加えたところ多孔質SI層が破壊しウェハは二分 割され、多孔質SIが表出した。

【0129】その後、多孔貿SIを弗酸溶液でエッチングした。単結晶AIGaAsはエッチングされずに残り、単結晶AIGaAsをエッチ・ストップの材料として、多孔質SIは選択エッチングされ、完全に除去され 40 た。

【0130】単結晶AIGaAsの該エッチング液に対するエッチング速度は、極めて低く、実用上無視できる 膜厚減少である。

【0131】すなわち、ガラス基板上に0.5μmの厚みを持った単結晶AlGaAs層が形成できた。多孔質Siの選択エッチングによっても単結晶AlGaAs層には何ら変化はなかった。

【0132】透過電子顕微鏡による斯面観察の結果、A IGaAs層には新たな結晶欠陥は導入されておらず、 良好な結晶性が維持されていることが確認された。実施 例2と同様にして、上述の工程を繰り返すことにより高 品質な半導体層を有する基板が複数個得られた。

【0133】(実施例5)625μmの厚みを持った比抵抗0.01Ω・cmのP型あるいはN型の両面研磨の6インチ径の第1の(100) 単結晶SI基板を、HF溶液中において両面に対して関極化成を行った。

【0134】陽極化成条件は以下のとおりであった。

【0135】 電流密度: 5 (mA·cm⁻²)

10 陽極化成溶液: HF: H₂ O: C₂ H₅ OH=1:1:

時間:12×2 (分)

多孔質S1の厚み: 各10 (μm)

Porosity: 15 (%)

この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。両面に形成した多孔質Si上にCVD(Chemical Vapor Deposition)法により単結晶Siをそれぞれ1μmエピタキシャル成長した。成長条件は以下の通りである。

[0136] ソースガス: SiH2 C12 /H2

ガス流量: 0. 5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0. 3 μm/min

さらに、このエピタキシャルSI層表面に熱酸化により 100nmのSIO2層を形成した。

【0137】該 SIO_1 層表面と別に用意した500n mの SiO_1 層を形成した2 枚のSi 基板の表面とをそれぞれ重ね合わせ、接触させた後、600 C-2 時間の熱処理をし、貼り合わせをおこなった。

【0138】 実施例1の手法を用いて貼り合わせたウェハの面に対して垂直方向に十分な引っ張り力を加えたところ多孔質S1層が2層とも破壊しウェハは三分割され、多孔質Siが衷出した。

【0139】その後、多孔質Si層を49%弗酸と30%過酸化水素水との混合液(1:5)で撹拌しながら選択エッチングする。単結晶Siはエッチングされずに残り、単結晶Siをエッチ・ストップの材料として、多孔質Siは選択エッチングされ、完全に除去された。

【0140】 非多孔質SI単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも違し、比多孔質層におけるエッチング量(数十オングストローム程度)は実用上無視できる膜厚減少である。

【0141】すなわち、SI酸化膜上に1μmの厚みを 持った単結晶Si層が2枚同時に形成できた。多孔質S Iの選択エッチングによっても単結晶Si層には何ら変 化はなかった。

50 【0142】透過電子顕微鏡による断面観察の結果、S

i 層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。実施例1と同様にして上述の工程を繰り返し、高品質な半導体層を有する基板複数個を得た。

【0143】 (実施例 6) 625μ mの厚みを持った比抵抗 0.01Ω ・cmのP型あるいはN型の5インチ径の第1の(100) 単結晶Si 基板を、HF溶液中において関極化成を行った。

【0144】陽極化成条件は以下のとおりであった。

【0145】電流密度:7 (mA·cm-1)

陽極化成溶液:HF:H2O:C;HsOH=1:1:

時間:4(分)

多孔質S1の厚み:3 (μm)

Porosity:15 (%)

さらに

電流密度:30 (mA·cm⁻²)

陽極化成溶液: HF: H2 O: C2 H5 OH=1:3:

2

時間:3(分)

多孔質Siの厚み:10 (μm)

Porosity: 45 (%)

この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD法により単結晶SIを0.3 μmエピタキシャル成長した。成長条件は以下の通りである。

【0146】ソースガス:SiH

キャリヤーガス: Hz

湿度:850℃

圧力:1×10-2Torr

成長速度: 3. 3 nm/sec

さらに、このエピタキシャルSi 層表面に熱酸化により 100nmのSi Oi 層を形成した。

【0147】 該SiO₂ 層表面と別に用意した500nmのSiO₂ 層を形成したSi基板の表面とを重ね合わせ、接触させた後、700℃-2時間の熱処理をし、貼り合わせをおこなった。

【0148】 実施例1の手法を用いて、貼り合わせたウェハの面に対して垂直方向に十分な引っ張り力を加えた 40ところで多孔質S1層が破壊しウェハは二分割され、多孔質S1が要出した。

【0149】その後、多孔質SI層をHF/HNO,/ CH,COOH系のエッチング液で選択エッチングする。多孔質SIはエッチングされ、完全に除去された。

【0150】非多孔質SI単結晶の該エッチング液に対するエッチング速度は、極めて低く、非多孔質層におけるエッチング量は実用上無視できる膜厚減少である。

【0151】すなわち、Si酸化膜上に1µmの厚みを 持った単結晶Si層が形成できた。多孔質Siの選択エ 50 20 ッチングによっても単結晶SI層には何ら変化はなかった。

【0152】透過電子顕微鏡による断面観察の結果、SI層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。実施例1と同様にして上述の工程を繰り返し、高品質な半導体層を有する基板複数個を得た。

【0153】(実施例7)625μmの厚みを持った比抵抗0.01Ω・cmのP型あるいはN型の6インチ径の第1の(100)単結晶Si基板を、HF溶液中において関極化成を行った。

【0154】陽極化成条件は以下のとおりであった。

【0155】電流密度:5 (mA·cm⁻²)

陽極化成溶液: HF: H₂ O: C₂ H₅ OH=1:1:

時間:12(分)

多孔質S I の厚み: 10 (μm)

Porosity: 15 (%)

この基板を酸素努田気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD(ChemicalVapor Deposition)法により単結晶Siを1μmエピタキシャル成長した。成長条件は以下の通りである。

[0156] Y-Z#Z: SIH2 CI, /H2

ガス流量: 0.5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0. 3 μm/min

30 さらに、このエピタキシャルS 1 層表面に熱酸化により 100 nmのS i O2 層を形成した。

【0157】 該SIO』 厨表面と別に用意した500nmのSiO』 層を形成したSi基板の表面とを集ね合わせ、接触させた後、900℃-2時間の熱処理をし、貼り合わせをおこなった。

【0158】 実施例1の手法を用いて、貼り合わせたウェハの面に対して垂直方向に十分な引っ張り力を加えたところ多孔質S1層が破壊しウェハは二分割され、多孔質S1が表出した。

40 【0159】その後、多孔質SI層を単結晶SIをストッパーとして選択研磨した。多孔質SI選択研磨され、完全に除去された。

【0160】すなわち、Si酸化腹上に1μmの厚みを持った単結晶Si層が形成できた。多孔質Siの選択エッチングによっても単結晶Si層には何ら変化はなかった。

【0161】 透過低子類疑頻による断面観察の結果、S 1 層には新たな結晶欠陥は導入されておらず、良好な結 晶性が維持されていることが確認された。 実施例1と同様にして上述の工程を繰り返し、高品質な半導体層を有 する基板複数個を得た。

【0162】 (実施例8) 625μmの厚みを持った比抵抗0.01Ω・cmのP型あるいはN型の6インチ径の第1の(100) 単結晶SI基板を、HF溶液中において限極化成を行った。

【0163】陽極化成条件は以下のとおりであった。

【0164】電流密度:5 (mA·cm-2)·

関係化成溶液: HF: H2O: C2H6OH=1:1:1:1

時間:12(分)

多孔質Siの厚み:10 (μm) Porosity:15 (%)

この基板を酸素雰囲気中400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。多孔質Si上にCVD (Chemical Vapor Deposition) 法により単結晶Siを1μmエピタキシャル成長した。成長条件は以下の通りである。

[0165] Y-Z#Z:SiH2 Cl2 /H2

ガス流量: 0. 5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0. 3 µm/m l n

さらに、このエピタキシャルSi 圏表面に熱酸化により $100 \, \text{nm}$ のSiOz層を形成した。

【0166】該SiO: 層表面と別に用意した500n.mのSiO: 層を形成したSi基板の表面とを重ね合わせ、接触させた後、900℃-2時間の熱処理をし、貼り合わせをおこなった。次いで貼り合わせた基板を超音波振動子を配した層の中に入れ、超音波エネルギーを印 30 加したところ多孔質Si層が破壊しウェハは二分割され、多孔質Siが表出した。

【0167】その後、多孔質SI層を49%弗酸と30%過酸化水素水との混合液(1:5)で損はんしながら選択エッチングする。単結晶SIはエッチングされずに残り、単結晶SIをエッチ・ストップの材料として、多孔質SIは選択エッチングされ完全に除去された。

【0168】非多孔質SI単結晶の該エッチング液にたいするエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔 40質層におけるエッチング量(数十オングストローム程度)は実用上無視できる膜厚減少である。

【0169】すなわち、Si酸化膜上に1μmの厚みを持った単結晶SI層が形成できた。多孔質Siの選択エッチングによっても単結晶SI層には何ら変化はなかった。

【0170】透過電子顕微鏡による断面関緊の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0171】第1のSi単結晶基板は残留多孔質Siを 50 晶性が維持されていることが確認された。

22 除去して、再度第1のSi単結晶基板として使用した。

【0172】 (尖施例9) 525μ mの厚みを持った比抵抗 $0.01\Omega \cdot c$ mのP型あるいはN型の47ンチ径の第10(100) 単結晶Si基板を、HF溶液中において関極化成を行った。

【0173】陽極化成条件は以下のとおりであった。

【0174】電流密度:7 (mA·cm-2)

陽極化成溶液: HF: H2 O: C2 H6 OH=1:1:1:

10 時間:12(分)

多孔質S I の厚み: 10 (μm)

Porosity:15 (%)

この基板を酸素雰囲気中400℃で2時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で**扱われた。多**孔質Si上にMBE (Molecular Be am Epitaxy) 法により単結晶Siを0.5 μ mエピタキシャル成長した。成長条件は以下の通りである。

【0175】温度:700℃

20 圧力: 1×10⁻³Torr

成長速度: 0. 1 nm/sec

温度:950℃

成長速度: 0. 3 μm/min

さらに、このエピタキシャルSI 層表面に熱酸化により 100 nmのSIO2 層を形成した。

【0176】該SIO2 層表面と別に用意した溶融石英基板の表面とを重ね合わせ、接触させた後、400℃-2時間の熱処理をし、貼り合わせをおこなった。

【0177】ウェハ端面に多孔質層を表出させ、多孔質 り SIをある程度エッチングし、そこへ剃刀の刃のように 鋭利な板を挿入したところ多孔質Si層が破壊しウェハ は二分割され、多孔質Siが表出した。

【0178】その後、多孔質SI層をバッファード弗酸と30%過酸化水素水との混合液(1:5)で損はんしながら選択エッチングする。単結晶SIはエッチングされずに残り、単結晶SIをエッチ・ストップの材料として、多孔質SIは選択エッチングされ完全に除去された。

【0179】非多孔質Si単結晶の該エッチング液にたいするエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチングは(数十オングストローム程度)は実用上無視できる膜厚減少である。

【0180】すなわち、溶融石英基板上に0.5μmの 厚みを持った単結晶SI層が形成できた。多孔質SIの 選択エッチングによっても単結晶SI層には何ら変化は なかった。

【0181】透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。

【0182】エピタキシャルS1層表面に酸化膜を形成 しなくても同様の結果が得られた。

【0183】第1のSi単結晶基板は残留多孔質Siを 除去して、表面研磨を行い鏡面状にした後、再度第1の S1単結晶基板として使用した。

【0184】 (実施例10) 625 µmの厚みを持った 比抵抗0.01Q・cmのP型あるいはN型の両面研磨 の6インチ径の第1の(100)単結晶SI基板を、H F溶液中において両面に対して陽極化成を行った。

【0185】陽極化成条件は以下のとおりであった。

【0186】電流密度:5 (mA·cm-2)

陽極化成溶液: HF: H2 O: C: H6 CH=1:1:

時間:12×2 (分)

多孔質SIの厚み:各10 (μm)

Porosity:15 (%)

この基板を酸素雰囲気中400℃で1時間酸化した。こ の酸化により多孔質SIの孔の内壁は熱酸化膜で覆われ た。両面に形成した多孔質Si上にCVD (Chemi cal Vapor Deposition) 法により 20 多孔質Siの厚み:3 (µm) 単結晶SIを1μmエピタキシャル成長した。成長条件 は以下の通りである。

【0187】 ソースガス: SiH₂ C L₂ /H₂

ガス流量: 0. 5/180 l/min

ガス圧力:80Torr

温度:950℃

成長速度: 0. 3μm/min

さらに、このエピタキシャルSI層表面に熱酸化により 100 nmのS 1 Oz 層を形成した。

mのSiOz 層を形成した2枚のSi基板の表面とをそ れぞれ重ね合わせ、接触させた後、600℃-2時間の 熱処理をし、貼り合わせをおこなった。

【0189】ウェハ端面に多孔質層を表出させ、多孔層 Siに水等の液体をしみ込ませた後、貼り合わせウェハ 全体を加熱あるいは冷却したところ、液体の膨張等によ り多孔質SI周が破壊しウェハは二分割され、多孔質S iが表出した。

【0190】その後、多孔質SI層を49%弗酸と30 %過酸化水素水との混合液(1:5)で撹はんしながら 40 選択エッチングする。単結晶SIはエッチングされずに 残り、単結晶Siをエッチ・ストップの材料として、多 孔質S I は選択エッチングされ完全に除去された。

【0191】非多孔質SI単結晶の該エッチング液に対 するエッチング速度は、極めて低く、多孔質層のエッチ ング速度との選択比は十の五乗以上にも達し、非多孔質 層におけるエッチング鼠(数十オングストローム程度) は実用上無視できる膜厚減少である。

【0192】すなわち、SI酸化膜上に1 umの厚みを

I の選択エッチングによっても単結晶S I 層には何ら変 化はなかった。

【0193】透過電子顕微線による断面観察の結果、S i層には新たな結晶欠陥は導入されておらず、良好な結 晶性が維持されていることが確認された。

【0194】エピタキシャルSi周表面に酸化膜を形成 しなくても同様の結果が得られた。

【0195】第1のSI単結晶基板は残留多孔質SIを 除去して、表面を水素処理して平均化した後、再度第1 10 のS1単結晶基板として使用した。

【0196】 (実施例11) 625 µmの厚みを持った 比抵抗 0. 01Q・cmのP型あるいはN型の5インチ 径の第1の(100)単結晶Si基板を、HF溶液中に おいて関極化成を行った。

【0197】陽極化成条件は以下のとおりであった。

【0198】電流密度:7 (mA·cm⁻²)

陽極化成溶液: HF: H2 O: C2 Hs OH=1:1:

時間:4(分)

Porosity: 15 (%)

さらに

電流密度:30 (mA・cm⁻²)

陽極化成溶液: HF: H2 O: C2 H6 OH=1:3:

時間:3(分)

多孔質S1の厚み:10 (μm)

Porosity: 45 (%)

この基板を酸素雰囲気中400℃で1時間酸化した。こ の酸化により多孔質SIの孔の内壁は熱酸化膜で覆われ た。多孔質SI上にCVD法により単結晶SIを0.3 μmエピタキシャル成長した。成長条件は以下の通りで ある.

【0199】ソースガス:SIHa

キャリヤーガス: H2

温度:850℃

圧力: 1×10-2Torr

成長速度: 3. 3 nm/sec

さらに、このエピタキシャルSi層表面に熱酸化により 100nmのSIO2層を形成した。

【0200】 該SiO: 図表面と別に用意した500n mのSIOz 層を形成したSI基板の表面とを重ね合わ せ、接触させた後、700℃-2時間の熱処理をし、貼 り合わせをおこなった。

【0201】第1(あるいは第2)の基板に対して第2 (あるいは第1) の基板に水平方向に力を加えたところ 多孔質Si層は剪断応力に耐えきれず破壊しウェハは二 分割され、多孔質SIが衷出した。

【0202】その後、多孔質S 1 層をHF/HNO。/ 持った単結晶SI層が2枚同時に形成できた。多孔質S 50 CH, COOH系のエッチング液で選択エッチングす

る. 多孔質SIは選択エッチングされ完全に除去され

【0203】非多孔質Si単結晶の眩エッチング液にた いするエッチング速度は、極めて低く、非多孔質層にお けるエッチング量は実用上無視できる膜厚減少である。

【0204】すなわち、Si酸化膜上に1 µmの厚みを 持った単結晶SI層が形成できた。多孔質SIの選択エ ッチングによっても単結晶SI層には何ら変化はなかっ

【0205】透過電子顕微鏡による斯面観察の結果、S 10 けるエッチング量は実用上無視できる膜厚減少である。 1 層には新たな結晶欠陥は導入されておらず、良好な結 **島性が維持されていることが確認された。**

【0206】エピタキシャルSi層表面に酸化膜を形成 しなくても同様の結果が得られた。

【0207】第1のSI単結晶基板は残留多孔質Siを 除去して、再度第1の51単結晶基板として使用した。

【0208】 (実施例12) 625 μmの厚みを持った 比抵抗 0. 01 Ω・cmのP型あるいはN型の5インチ 径の第1の(100)単結晶Si基板を、HF溶液中に おいて陽極化成を行った。

【0209】陽極化成条件は以下のとおりであった。

【0210】電流密度:7 (mA·cm·2)

陽極化成溶液: HF: H2 O: C2 H5 OH=1:1:

時間:4(分)

多孔質S i の厚み:3 (μm)

Porosity: 15 (%)

さらに

電流密度:30 (mA・cm⁻²)

2

時間:3(分)

多孔質S 1の厚み: 10 (μm)

Porosity: 45 (%)

この基板を酸素雰囲気中400℃で1時間酸化した。こ の酸化により多孔質SIの孔の内壁は熱酸化膜で覆われ た。多孔質SI上にCVD法により単結晶SIを0、3 μmエピタキシャル成長した。成長条件は以下の通りで ある.

【0211】ソースガス:SiH.

キャリヤーガス:H2

温度:850℃

圧力: 1×10-7Torr

成長速度: 3. 3 nm/sec

さらに、このエピタキシャルSI層表面に熱酸化により 100 nmのS i O₂ 層を形成した。

【0212】 該SIO, 周表面と別に用意した500n mのSiOz 層を形成したSi基板の表面とを重ね合わ せ、接触させた後、700℃-2時間の熱処理をし、貼 り合わせをおこなった。

【0213】ウェハ端面に多孔質層を表出させ、多孔質 Siの選択エッチング波により端面から多孔質Si層を エッチングしたところウェハは二分割された。

25

【0214】その後、多孔質SI層をHF/HNO,/ CH₁ COOH系のエッチング液で選択エッチングす る。多孔質Siは選択エッチングされ完全に除去され

【0215】非多孔質S」単結晶の該エッチング液にた いするエッチング速度は、極めて低く、非多孔質層にお

【0216】すなわち、Si酸化膜上に1 umの厚みを 持った単結晶Si層が形成できた。多孔質Siの選択エ ッチングによっても単結晶S1層には何ら変化はなかっ た。

【0217】透過電子顕微鏡による断面観察の結果、S **i 層には新たな結晶欠陥は導入されておらず、良好な結** 晶性が維持されていることが確認された。

しなくても同様の結果が得られた。

【0219】第1のSi単結晶基板は残留多孔質Siを 除去して、再度第1のSi単結晶基板として使用した。 [0220]

【発明の効果】以上説明したように、本発明によれば、 貼り合わせて構成された基体を多孔質層で分離し、非多 孔質単結晶半導体層が配された第2の基体上の多孔質層 を除去することにより、高品質な非多孔質単結晶半導体 層が配された半導体基体を形成できる。

【0221】これに加えて、貼り合わせて構成された基 体を多孔質層で分離し、第1の基体を構成する多孔質層 陽極化成溶液: HF: H: O: C: H: OH=1:3: 30 を除去することにより、多孔質層を除去した第1の基体 を半導体基体作製に再利用することができるため、半導 体基体の生産性の向上、低コスト化が更に図れる。

> 【0222】また、本発明によれば、透明基板(光透過 性基板) をはじめとする基板上に結晶性が単結晶ウェハ 一並に優れたSi等の単結晶層あるいは化合物半導体単 結晶層を得るうえで、生産性、均一性、制御性、コスト の面において卓越した半導体基板の作製方法を提案する ことができる。

[0223] また、本発明によれば、SOI構造の大規 模集積回路を作製する際にも、高価なSOSや、SIM OXの代替足り得る半導体基板の作製方法を提案するこ とができる。

【0224】また、本発明によれば、多孔質層を介して 基体を2つ以上に分離することができ、分離後の一方の 基体は、残留多孔質を除去した後、半導体基板として使 用可能であり、他方の基体は、残留多孔質を除去した 後、再度、半導体基板の作製に利用することができる。

【0225】また、本発明によれば、基体の両面に多孔 質層および非多孔質単結晶層を形成し、該単結晶層を挟 50 むように2枚の別の基体を貼り合わせた後、前記多孔質

-654-

圏で基体を分離することにより同時に2枚の半導体基板 を作製することができる。

【0226】すなわち、本発明によれば、経済性に優れて、大面積に渡り均一半坦な、極めて優れた結晶性を有する単結晶基板を用いて、表面に形成された半導体層あるいは化合物半導体活性層を残して、その片面から該活性層までを取り去り、絶縁物上に欠陥の著しく少ない単結晶層あるいは化合物半導体結晶層を得る半導体基板の作製方法を提供することができる。

【0227】また、透明基板(光透過性基板)上に結晶 10 性が単結晶ウェハー並に優れたSIあるいは化合物半導 体単結晶層を得るうえで、生産性、均一性、制御性、コ ストの面において卓越した半導体基板の作製方法を得る ことができる。

【0228】また、SOI構造の大規模集積回路を作製する際にも、高価なSOSや、SIMOXの代替足り得る半導体基板の作製方法を得ることができる。

【図面の簡単な説明】

【図1】本発明の方法の1例を説明するための模式的斯面図である。

【図2】本発明の方法の1例を説明するための模式的断面図である。

【図3】本発明の方法の1例を説明するための模式的断面図である。


【図4】本発明の方法の1例を説明するための模式的断面図である。

7 【図5】本発明の方法の1例を説明するための模式的断面図である。


【符号の説明】

- 11 SI単結晶基板
- 12 多孔質S1層
- 13 非多孔質単結晶SI層
- 14 S1支持基板
- 15 絶縁層


(図1)




【図2】










(図5)



フロントページの焼き

(51) Int. Cl. 6

識別配号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/762 23/12 23/15

H01L 23/14

С

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS	
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
GRAY SCALE DOCUMENTS	
LINES OR MARKS ON ORIGINAL DOCUMENT	
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.